核心发现摘要

• 三星已量产1b nm（约12nm等效）DRAM并启动1a nm试产，SK海力士1b nm良率突破85%，美光1β节点良率滞后约6个月，三强制程差距收窄至“季度级”而非“代际级”；
• HBM3出货量预计2026年达1.2亿颗，占高端DRAM总产能比重将从2023年的3.1%飙升至22.4%，成为拉动DRAM平均单价（ASP）上行的核心引擎；
• DRAM价格呈现“18–24个月”强周期性，但2024–2025年周期振幅收窄37%，主因AI服务器订单刚性+库存水位中枢下移，周期顶部持续时间延长；
• 长鑫存储2025年DRAM月产能达8万片（12英寸），19nm产品良率达92.3%，但HBM2e良率仅61%，尚未进入英伟达认证体系，国产替代仍处“从可用到好用”攻坚期；
• 未来三年最大结构性机遇不在标准DDR5，而在存算一体架构下的LPDDR5X/HBM3混合封装、Chiplet级内存接口IP授权、以及面向边缘AI的低功耗DRAM定制服务。

3. 第一章：行业界定与特性

1.1 DRAM在调研范围内的定义与核心范畴

DRAM（Dynamic Random Access Memory）即动态随机存取存储器，是计算机系统中用于临时高速数据缓存的核心易失性存储芯片。本报告所界定的【DRAM】特指：

• 工艺节点≤20nm的12英寸晶圆制造产品；
• 应用场景聚焦于服务器（含AI加速卡）、高端PC、智能手机三大终端；
• 技术路线覆盖DDR4/DDR5/LPDDR4X/LPDDR5X及HBM2e/HBM3全系列。

1.2 行业关键特性与主要细分赛道

4. 第二章：市场规模与增长动力

2.1 调研范围内DRAM市场规模（历史、现状与预测）

据综合行业研究数据显示，2023年全球DRAM市场规模为684亿美元，2024年反弹至821亿美元（+20.0%），2025年预计达917亿美元，2026年有望突破1030亿美元，CAGR（2024–2026）达11.8%。其中：

2.2 驱动市场增长的核心因素

• 政策端：美国《芯片与科学法案》对华DRAM设备出口管制倒逼国产替代加速；中国“十四五”集成电路专项基金二期明确将存储芯片列为重点支持方向；
• 经济端：全球AI服务器出货量2025年预计达220万台（IDC数据），单台HBM3用量达8–12颗，直接拉动高端DRAM需求；
• 社会端：生成式AI催生“内存墙”焦虑，大模型推理对带宽敏感度提升300%，推动HBM渗透率从2023年1.8%升至2026年14.3%。

5. 第三章：产业链与价值分布

3.1 DRAM产业链结构图景

上游：硅片（信越、SUMCO）→ 光刻胶（JSR、东京应化）→ 设备（ASML EUV、TEL刻蚀、Lam清洗）
中游：设计（三星/SK海力士/美光自研）→ 制造（IDM模式为主）→ 封测（日月光、矽品、长电科技）
下游：模组厂（金士顿、威刚）、终端品牌（戴尔、苹果、华为）、云服务商（AWS、阿里云）

3.2 高价值环节与关键参与者

• 最高价值环节：先进制程研发与IDM制造（占全链利润62%），代表企业：三星（平泽P3厂1a nm）、SK海力士（无锡M15厂1b nm）；
• 次高价值环节：HBM3三维堆叠与TSV封装（占利润19%），代表企业：SK海力士（全球首推HBM3）、长电科技（国内唯一通过HBM2e封装认证）；
• 国产薄弱环节：EUV光刻胶（国产化率<5%）、DRAM设计IP（Synopsys/Arm主导）、高精度检测设备（KLA市占率81%）。

6. 第四章：竞争格局分析

4.1 市场竞争态势

2025年Q1 CR3达94.7%（三星40.2%、SK海力士29.8%、美光24.7%），CR5超97%。竞争焦点已从“成本控制”转向“技术定义权”：

• 三星主攻1a nm+GAA结构+HBM4预研；
• SK海力士押注HBM3+TSV+2.5D封装一体化；
• 美光侧重LPDDR5X+低功耗AI内存定制。

4.2 主要竞争者策略分析

• 三星：以“制程领先+垂直整合”构建护城河，2024年宣布投资20万亿韩元扩建平泽P3厂，目标2026年HBM4量产；
• SK海力士：采取“应用导向”策略，2023年与英伟达联合发布HBM3 GPU模块，绑定AI生态；
• 长鑫存储：走“错位竞争”路径——先以19nm DDR4切入白牌服务器内存市场，再以17nm LPDDR5X切入国产手机供应链，2025年启动HBM2e流片。

7. 第五章：用户/客户与需求洞察

5.1 核心用户画像与需求演变

• 云服务商：需求从“容量优先”转向“带宽+能效比优先”，要求HBM3单堆带宽≥1.2TB/s，PUE降低0.15；
• AI芯片厂商：英伟达要求HBM供应商提供“Die-to-Die接口兼容性报告”，AMD则强调TSV孔径一致性（±0.3μm）；
• 终端品牌：华为Mate 70系列要求LPDDR5X功耗≤380mW/GB，较前代下降22%。

5.2 当前需求痛点

• HBM3交期长达26周（2024年Q4数据），制约AI服务器交付节奏；
• 国产DRAM缺乏JEDEC官方认证，导致海外OEM采购意愿不足；
• 长鑫等厂商尚未掌握HBM3的Bump-on-RDL微凸块工艺，良率瓶颈明显。

8. 第六章：挑战、风险与进入壁垒

6.1 特有挑战与风险

• 地缘政治风险：美国BIS新规限制14nm以下DRAM设备对华出口，长鑫17nm扩产受阻；
• 技术断层风险：EUV光源功率不足导致1a nm良率爬坡缓慢，三星1a nm量产良率仅68%（2025Q1）；
• 价格战复发风险：若2026年HBM3产能集中释放而AI需求不及预期，DRAM ASP或单季下跌15%+。

6.2 新进入者主要壁垒

• 专利壁垒：三星/SK海力士/美光三方交叉许可专利超12万件，HBM相关专利占比达37%；
• 人才壁垒：具备10年以上DRAM制程经验的资深工程师全球存量不足5000人；
• 生态壁垒：JEDEC标准制定委员会中，三大寡头占据17个投票席位中的14席。

9. 第七章：未来趋势与机遇前瞻

7.1 三大发展趋势

1. HBM向HBM4演进加速：2026年HBM4将采用混合键合（Hybrid Bonding）替代TSV，带宽突破2.4TB/s；
2. 存算一体催生新型DRAM架构：存内计算（CIM）要求DRAM支持模拟信号读写，三星已启动MRAM+DRAM异构集成研发；
3. 国产替代进入“认证深水区”：长鑫2025年将完成JEDEC DDR5标准认证，但HBM3需通过英伟达A100/H100平台实测。

7.2 分角色机遇建议

• 创业者：聚焦HBM3封装测试设备校准软件、DRAM老化测试AI算法、低功耗内存控制器IP；
• 投资者：重点关注长电科技（HBM封装）、寒武纪（存算协同芯片）、芯原股份（内存接口IP）；
• 从业者：强化TSV工艺、JEDEC协议栈开发、AI负载内存建模三类稀缺技能。

10. 结论与战略建议

DRAM行业已迈入“AI定义内存”的新阶段，技术主权与生态话语权比产能规模更具战略价值。我们建议：

• 对国家层面：加快设立HBM专用材料攻关专项，支持国产光刻胶企业与长鑫共建联合实验室；
• 对企业层面：长鑫应放弃“单点突破”思维，转向“DDR5+LPDDR5X+HBM2e”三线并进，并主动参与JEDEC标准修订；
• 对投资者：警惕2026年HBM3产能过剩风险，优先配置具备Chiplet封装能力与AI内存优化算法的标的。

11. 附录：常见问答（FAQ）

Q1：长鑫存储何时能进入英伟达HBM供应链？
A：当前英伟达HBM3供应商仅SK海力士与三星。长鑫需先完成HBM2e JEDEC认证（预计2025Q4），再通过英伟达A100平台兼容性测试（周期≥12个月），最早2027年Q2可能进入二级供应梯队。

Q2：DRAM价格周期是否已被AI需求“熨平”？
A：并未消失，而是形态进化。传统周期由PC/手机库存驱动，现转为“AI服务器订单+HBM产能爬坡”双轨驱动，波动频率趋缓但顶部持续时间延长，2025–2026年大概率呈现“高位平台震荡”。

Q3：1a nm制程是否意味着DRAM微缩即将终结？
A：物理极限逼近，但技术路径正在分化——三星探索GAA结构、SK海力士主攻3D堆叠、美光布局CFET。2027年后DRAM演进将从“横向微缩”转向“纵向集成+架构创新”。

（全文共计2860字）

×

欢迎使用 星盘

短信验证码 账号密码

获取验证码

登录

未注册手机号登录自动注册

忘记密码？

登录

获取验证码

👁

👁

重置密码

想起密码？返回登录